设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › cadence IUS9.2 ncverilog安装方法，环境设置，原创。 ...

1 ... 53 54 55 565758 59 60 61 ... 87 / 87 页下一页

返回列表发新帖

楼主: lsqswl

[原创] cadence IUS9.2 ncverilog安装方法，环境设置，原创。

发表于 2015-5-13 14:22:59 | 显示全部楼层

來學習了
感恩啦

回复支持反对

发表于 2015-5-25 22:46:32 | 显示全部楼层

感谢楼主！

回复支持反对

发表于 2015-6-3 14:25:19 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2015-6-3 20:47:12 | 显示全部楼层

Good sharing, thank you very much!

回复支持反对

发表于 2015-6-4 13:35:49 | 显示全部楼层

贵得没朋友呀

回复支持反对

发表于 2015-6-4 13:42:39 | 显示全部楼层

感谢分享

回复支持反对

发表于 2015-6-24 08:30:26 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2015-6-24 13:00:44 | 显示全部楼层

赞，好东西啊

回复支持反对

发表于 2015-7-12 11:07:33 | 显示全部楼层

非常感谢马上去下一个配置一下

回复支持反对

发表于 2015-7-12 18:04:09 | 显示全部楼层

很旧了！

回复支持反对

1 ... 53 54 55 565758 59 60 61 ... 87 / 87 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-10 02:29 , Processed in 0.102495 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表