设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › cadence IUS9.2 ncverilog安装方法，环境设置，原创。 ...

1 ... 50 51 52 535455 56 57 58 ... 87 / 87 页下一页

返回列表发新帖

楼主: lsqswl

[原创] cadence IUS9.2 ncverilog安装方法，环境设置，原创。

发表于 2014-12-16 13:18:11 | 显示全部楼层

http://bbs.eetop.cn/thread-282133-1-1.html

回复支持反对

发表于 2014-12-22 18:48:44 | 显示全部楼层

回复 1# lsqswl

good

回复支持反对

发表于 2015-1-11 11:30:27 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2015-1-11 11:49:44 | 显示全部楼层

下到一半就没信币了

回复支持反对

发表于 2015-1-11 12:50:37 | 显示全部楼层

谢谢楼主，就是没金币了。一个文件5元真是伤不起。

回复支持反对

发表于 2015-1-12 12:16:34 | 显示全部楼层

感谢LZ～！～！

回复支持反对

发表于 2015-1-12 14:16:44 | 显示全部楼层

顶～～～～

回复支持反对

发表于 2015-1-24 18:03:15 | 显示全部楼层

thx for sharing

回复支持反对

发表于 2015-2-4 12:14:20 | 显示全部楼层

顶，俺成功了！

回复支持反对

发表于 2015-2-11 11:16:22 | 显示全部楼层

感谢！

回复支持反对

1 ... 50 51 52 535455 56 57 58 ... 87 / 87 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 15:18 , Processed in 0.151412 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表