设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 《Digital VLSI Chip Design with Cadence and Synopsys ...

1 ... 2 3 4 5 6 7 8910 11 / 11 页下一页

返回列表发新帖

楼主: c_j_hero

[资料] 《Digital VLSI Chip Design with Cadence and Synopsys CAD Tools》En版

发表于 2018-1-20 16:43:06 | 显示全部楼层

扫描版的吧，就不要发了。英文版的清晰版网上都有。

回复支持反对

发表于 2018-10-3 12:42:11 | 显示全部楼层

thanks!!!!!!!!!!!!!!!!!!!

回复支持反对

发表于 2019-3-12 12:26:37 | 显示全部楼层

THanks for sharing these.

回复支持反对

发表于 2019-7-7 13:40:02 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2019-7-13 23:48:51 | 显示全部楼层

thanks

回复支持反对

发表于 2020-7-9 00:00:31 | 显示全部楼层

谢谢分享！！！

回复支持反对

发表于 2020-7-9 08:19:42 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2020-7-9 09:39:40 | 显示全部楼层

感谢

回复支持反对

发表于 2020-7-22 17:37:36 | 显示全部楼层

shi zhengbanma

回复支持反对

发表于 2020-7-25 18:00:36 | 显示全部楼层

谢谢

回复支持反对

1 ... 2 3 4 5 6 7 8910 11 / 11 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 08:10 , Processed in 0.135010 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表