设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 《Digital VLSI Chip Design with Cadence and Synopsys ...
12345678910下一页
返回列表 发新帖
楼主: c_j_hero

[资料] 《Digital VLSI Chip Design with Cadence and Synopsys CAD Tools》En版

[复制链接]
maaasd
发表于 2014-4-18 22:55:24 | 显示全部楼层
not the complete version of the book !
回复 支持 反对

举报

student321
发表于 2014-4-30 20:16:40 | 显示全部楼层
xiazai kankan
回复 支持 反对

举报

rayleighok
发表于 2014-6-25 17:04:45 | 显示全部楼层
好东西，正在学习
回复 支持 反对

举报

kakool
发表于 2014-7-21 11:41:35 | 显示全部楼层
早知道有这个，就不下之前的不全面的了
回复 支持 反对

举报

tedious
发表于 2014-9-17 09:27:14 | 显示全部楼层
bu cuo
回复 支持 反对

举报

xahaulan
发表于 2015-5-31 11:32:14 | 显示全部楼层
xie xie.
回复 支持 反对

举报

creetateaf
发表于 2015-8-17 22:45:24 | 显示全部楼层
好资源要顶！
回复 支持 反对

举报

siltnaf
发表于 2015-8-18 10:06:40 | 显示全部楼层
回复 9# daynew


    谢谢
回复 支持 反对

举报

xlteam2
发表于 2015-11-10 21:54:21 | 显示全部楼层
not bad
回复 支持 反对

举报

madd15
发表于 2015-11-30 08:36:14 | 显示全部楼层
好东西
回复 支持 反对

举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 04:13 , Processed in 0.076488 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表