你是用VHDL还是用Verilog HDL？

captainjiang · 发表于 2012-11-1 16:29:58

两个都用！

madonna · 发表于 2012-11-2 00:46:21

Verilog肯定多人用。

hsh404 · 发表于 2012-11-2 14:06:20

VHDL的飘过

Sandeman · 发表于 2012-11-5 22:17:30

看来还是verilog多谢

katina · 发表于 2012-11-7 17:01:43

主要用的是vhdl

liangqishi · 发表于 2012-11-7 17:32:28

语言只是个工具使用不困难

qiudanyi1 · 发表于 2012-11-14 09:10:59

还是用verilog的比较多啊

youguhantan · 发表于 2012-11-14 14:23:58

之前用verilog 现在用VHDL。个人感觉verilog比较灵活，而VHDL太过严谨！个人觉得以后的趋势应该是verilog。因为verilog还在不断发展比如systemverilog，而VHDL貌似有些停滞不前了。最近才拿来的altera 的一个demo就是用verilog和systemverilog编写的。却没有VHDL版本

y23angchen · 发表于 2012-11-26 16:10:45

感觉 verilog号

apyamy · 发表于 2012-11-28 20:47:32

verilog 歷史悠久

账号		自动登录	找回密码
密码			注册

[统计] 你是用VHDL还是用Verilog HDL？

浏览过的版块