设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog/vhdl教程资料及源码（精华收藏）

1 ... 2 3 4 5 678 9 10 11 ... 14 / 14 页下一页

返回列表发新帖

楼主: caoshangfei

[资料] verilog/vhdl教程资料及源码（精华收藏）

发表于 2012-8-29 19:20:50 | 显示全部楼层

so good 感谢分享

回复支持反对

发表于 2012-9-1 16:09:13 | 显示全部楼层

感谢楼主

回复支持反对

发表于 2012-9-7 10:38:00 | 显示全部楼层

资料好多啊，支持啊

回复支持反对

发表于 2012-9-21 23:25:09 | 显示全部楼层

好东西一定好好学习

回复支持反对

发表于 2012-9-22 01:25:37 | 显示全部楼层

good document

回复支持反对

发表于 2012-9-25 15:16:49 | 显示全部楼层

好好,xie谢谢！好好,xie谢谢！

回复支持反对

发表于 2012-9-29 17:21:51 | 显示全部楼层

Thank you!

回复支持反对

发表于 2012-9-29 17:26:59 | 显示全部楼层

Thank you!

回复支持反对

发表于 2012-9-29 17:44:49 | 显示全部楼层

这个号....

回复支持反对

发表于 2012-10-25 10:24:33 | 显示全部楼层

谢谢，就是太贵了

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 13:00 , Processed in 0.142400 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表