设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog/vhdl教程资料及源码（精华收藏）

123 4 5 6 7 8 9 10 ... 14 / 14 页下一页

返回列表发新帖

楼主: caoshangfei

[资料] verilog/vhdl教程资料及源码（精华收藏）

发表于 2011-9-5 21:53:39 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2011-9-6 15:09:40 | 显示全部楼层

作为VHDL菜鸟，下了，学习，好人呀。

回复支持反对

发表于 2011-9-6 15:35:56 | 显示全部楼层

Thanks！

回复支持反对

发表于 2011-9-8 14:05:52 | 显示全部楼层

收下，感谢

回复支持反对

发表于 2011-9-8 15:23:05 | 显示全部楼层

thanks

回复支持反对

发表于 2011-9-8 15:55:10 | 显示全部楼层

看看看看

回复支持反对

发表于 2011-9-14 10:36:37 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2011-9-15 13:51:33 | 显示全部楼层

haodongxi

回复支持反对

发表于 2011-9-15 14:51:53 | 显示全部楼层

很全面，谢谢

回复支持反对

发表于 2011-9-15 18:57:09 | 显示全部楼层

顶起，顶起，顶起，顶起，顶起，顶起，顶起，顶起，顶起，顶起，

回复支持反对

123 4 5 6 7 8 9 10 ... 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 06:53 , Processed in 0.108459 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表