手机号码,快捷登录
您需要 登录 才可以下载或查看,没有账号?注册
最近碰到一个面试题,不知道怎么解决,望高手指点
用Verilog/VHDL实现一个clock generator 。要求如下:
a、实现2分频和4分频
b、使两个输出时钟的skew尽可能小
c、受外部噪声影响后,该电路功能可以自行恢复
举报
本版积分规则 发表回复 回帖后跳转到最后一页
手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-5-29 00:57 , Processed in 0.110469 second(s), 5 queries , Gzip On, Redis On.