设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 卡耐基梅隆大学DSP内核

1 ... 4 5 6 7 8910 11 12 13 ... 14 / 14 页下一页

返回列表发新帖

楼主: lp_junior

卡耐基梅隆大学DSP内核

发表于 2013-2-4 17:50:31 | 显示全部楼层

非常感谢

回复支持反对

发表于 2013-2-9 18:11:46 | 显示全部楼层

非常感谢楼主了！

回复支持反对

发表于 2013-2-11 11:15:53 | 显示全部楼层

国外的大学就是牛啊，自己设计cpu内核

回复支持反对

发表于 2013-2-12 16:05:13 | 显示全部楼层

这个有点意思啊

回复支持反对

发表于 2013-2-15 04:19:01 | 显示全部楼层

thank you lz for sharing

回复支持反对

发表于 2013-2-17 22:01:14 | 显示全部楼层

great one

回复支持反对

发表于 2013-3-4 22:31:01 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2013-3-6 00:13:09 | 显示全部楼层

谢谢分享，学习学习

回复支持反对

发表于 2013-3-10 11:41:19 | 显示全部楼层

谢谢楼主，想要一个简单的DSP做delta sigma ADC的滤波器用。

回复支持反对

发表于 2013-3-19 23:09:47 | 显示全部楼层

好东西！

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 17:19 , Processed in 0.101566 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表