设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 卡耐基梅隆大学DSP内核

1 2 345 6 7 8 9 10 ... 14 / 14 页下一页

返回列表发新帖

楼主: lp_junior

卡耐基梅隆大学DSP内核

发表于 2011-7-27 11:57:16 | 显示全部楼层

学习dsp的好东西啊。。。

回复支持反对

发表于 2011-10-7 22:33:13 | 显示全部楼层

有开发文档吗

回复支持反对

发表于 2011-10-8 10:46:42 | 显示全部楼层

thanks！！！！！！！！！！！！！！！！！！！

回复支持反对

发表于 2011-10-10 14:22:34 | 显示全部楼层

多谢楼主~~~

回复支持反对

发表于 2011-10-13 20:54:16 | 显示全部楼层

多谢分享

回复支持反对

发表于 2011-11-13 12:21:18 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2011-11-14 09:06:54 | 显示全部楼层

thanks

回复支持反对

发表于 2011-11-20 17:49:20 | 显示全部楼层

看看，谢谢分享~

回复支持反对

发表于 2011-11-20 19:05:02 | 显示全部楼层

有空可以看看，谢谢搂着

回复支持反对

发表于 2011-11-20 19:06:43 | 显示全部楼层

可以自己综合一下看看

回复支持反对

1 2 345 6 7 8 9 10 ... 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 16:44 , Processed in 0.160633 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表