设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › Synopsys 《VMM for SystemVerilog》中文版

1 ... 2 3 4 5 678 9 10 11 ... 24 / 24 页下一页

返回列表发新帖

楼主: lygany

[资料] Synopsys 《VMM for SystemVerilog》中文版

发表于 2011-11-5 23:30:50 | 显示全部楼层

的确很珍贵，谢谢楼主

回复支持反对

发表于 2011-11-6 18:50:51 | 显示全部楼层

谢谢了

回复支持反对

发表于 2011-11-20 10:14:36 | 显示全部楼层

下载学习了

回复支持反对

发表于 2011-11-21 00:00:16 | 显示全部楼层

感謝大大的分享耶

回复支持反对

发表于 2011-11-21 16:14:14 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2011-11-21 19:26:04 | 显示全部楼层

回复 1# lygany

谢谢分享,HD

回复支持反对

发表于 2011-12-16 13:31:20 | 显示全部楼层

好东东，正需要呢，哈哈

回复支持反对

发表于 2011-12-18 14:36:27 | 显示全部楼层

谢谢楼主~

回复支持反对

发表于 2011-12-21 16:05:28 | 显示全部楼层

Thank you for your sharing.

回复支持反对

发表于 2011-12-21 22:25:29 | 显示全部楼层

不全.....

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 24 / 24 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 00:04 , Processed in 0.082024 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表