设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 我整理的时序约束资料

12 3 4 5 / 5 页下一页

返回列表发新帖

查看: 7771|回复: 42

[资料] 我整理的时序约束资料

发表于 2011-3-20 19:45:10 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

时序约束.rar (5.32 MB , 下载次数: 630 )

相关帖子

回复

发表于 2011-3-20 20:38:51 | 显示全部楼层

下载下来看看谢谢诶

回复支持反对

发表于 2011-3-20 21:00:07 | 显示全部楼层

不错，学习下~~

回复支持反对

发表于 2011-3-20 21:02:07 | 显示全部楼层

下载下来看看谢谢诶

回复支持反对

发表于 2011-3-20 23:10:04 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2011-3-21 10:21:58 | 显示全部楼层

多谢分享

回复支持反对

发表于 2011-3-29 15:16:51 | 显示全部楼层

被屏蔽了。

回复支持反对

发表于 2011-4-14 09:56:27 | 显示全部楼层

看看大大的整理

回复支持反对

发表于 2011-4-24 05:31:54 | 显示全部楼层

感谢有心人。

回复支持反对

发表于 2011-4-24 22:20:42 | 显示全部楼层

先学习一下，看看如何，多谢啊》》》》》

回复支持反对

12 3 4 5 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 12:22 , Processed in 0.061495 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表