设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 模块iic uart usb jtag dma的 verilog 源代码

返回列表发新帖

查看: 4688|回复: 0

[原创] 模块iic uart usb jtag dma的 verilog 源代码

发表于 2011-3-6 07:34:39 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

模块 verilog 源代码

9usb.rar (225.37 KB , 下载次数: 336 )

12spi.rar (7.72 KB , 下载次数: 229 )

13uart.rar (8.78 KB , 下载次数: 239 )

14iic.rar (10.76 KB , 下载次数: 476 )

15 timer_watchdog_pwm.rar (4.51 KB , 下载次数: 177 )

17JTAG.rar (26.75 KB , 下载次数: 231 )

verilog, 模块, 源代码

相关帖子

回复

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 20:36 , Processed in 0.153271 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表