设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 用cadence仿真verilog_AMS，如何debug呀。

1 234 5 6 / 6 页下一页

返回列表发新帖

楼主: yeyuren

[求助] 用cadence仿真verilog_AMS，如何debug呀。

发表于 2014-7-23 10:24:26 | 显示全部楼层

gooooooooooooofd

回复支持反对

发表于 2014-7-29 20:12:23 | 显示全部楼层

顶一个

回复支持反对

发表于 2014-9-4 22:39:13 | 显示全部楼层

谢谢分享，东西很不错。

回复支持反对

发表于 2014-9-14 10:42:30 | 显示全部楼层

也在学混合仿真

回复支持反对

发表于 2014-9-14 13:37:56 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2014-9-16 11:51:38 | 显示全部楼层

回复支持反对

发表于 2014-9-16 13:30:25 | 显示全部楼层

AMS cadence有好几种编译器

回复支持反对

发表于 2014-10-14 21:50:51 | 显示全部楼层

好东西瞧一瞧

回复支持反对

发表于 2014-10-28 08:30:39 | 显示全部楼层

新手学习，多谢楼主！

回复支持反对

发表于 2015-1-29 13:14:56 | 显示全部楼层

Thanks for sharing~~~~

回复支持反对

1 234 5 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 00:21 , Processed in 0.125050 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表