设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › SystemVerilog语言简介

1 23 / 3 页

返回列表发新帖

楼主: lvtv

[资料] SystemVerilog语言简介

发表于 2011-11-19 10:02:13 | 显示全部楼层

thanks very much

回复支持反对

发表于 2011-11-28 15:01:17 | 显示全部楼层

正在学下中...

回复支持反对

发表于 2011-12-1 13:40:56 | 显示全部楼层

很好，谢谢分享

回复支持反对

发表于 2011-12-3 16:51:37 | 显示全部楼层

good reference

回复支持反对

发表于 2011-12-3 16:58:45 | 显示全部楼层

good reference

回复支持反对

1 23 / 3 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-1 10:30 , Processed in 0.062073 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表