设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › SystemVerilog语言简介

123 / 3 页下一页

返回列表发新帖

楼主: lvtv

[资料] SystemVerilog语言简介

发表于 2011-4-16 10:32:23 | 显示全部楼层

Thanks a lot !!!!!!!!!!

回复支持反对

发表于 2011-4-21 20:59:48 | 显示全部楼层

太感谢了，我有多了些有用的资料。。。。

回复支持反对

发表于 2011-4-21 22:03:15 | 显示全部楼层

支持一下

回复支持反对

发表于 2011-4-21 22:04:21 | 显示全部楼层

不错，very good

回复支持反对

发表于 2011-4-21 23:05:44 | 显示全部楼层

謝謝分享！

回复支持反对

发表于 2011-4-21 23:54:18 | 显示全部楼层

Thanks for this good reference!!!!

回复支持反对

发表于 2011-11-10 10:49:10 | 显示全部楼层

抄别人的，浪费我的时间。

回复支持反对

发表于 2011-11-11 14:57:21 | 显示全部楼层

ddddddddddddddd

回复支持反对

发表于 2011-11-17 16:34:55 | 显示全部楼层

xiexielouzhufenxiang

回复支持反对

发表于 2011-11-17 16:35:25 | 显示全部楼层

谢谢楼主分享

回复支持反对

123 / 3 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-4 15:45 , Processed in 0.101226 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表