在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: benemale

[原创] 【Verilog HDL高级数字设计】[美] Michael D.Ciletti 著 张雅绮 等译【中文清晰版】

[复制链接]
发表于 2019-4-8 11:49:34 | 显示全部楼层
谢谢楼主
发表于 2019-4-8 12:31:47 | 显示全部楼层
下的真痛苦,不过还是感谢楼主
发表于 2019-4-8 13:47:59 | 显示全部楼层
非常感謝~~~~
发表于 2019-4-15 19:25:21 | 显示全部楼层
尼玛斯了尼玛斯了尼玛斯了尼玛斯了尼玛斯了尼玛斯了尼玛斯了尼玛斯了尼玛斯了尼玛斯了
发表于 2019-4-29 21:51:52 | 显示全部楼层
謝謝分享
发表于 2020-2-23 23:36:48 | 显示全部楼层
谢谢分享
发表于 2020-2-28 19:25:48 | 显示全部楼层
:):)
发表于 2020-10-11 16:52:59 | 显示全部楼层
谢谢分享
发表于 2020-10-12 20:09:20 | 显示全部楼层
good, thanks.
发表于 2020-10-12 20:24:04 | 显示全部楼层
很 nice thx
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-20 11:22 , Processed in 0.129922 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表