在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: benemale

[原创] 【Verilog HDL高级数字设计】[美] Michael D.Ciletti 著 张雅绮 等译【中文清晰版】

[复制链接]
发表于 2017-2-28 17:46:40 | 显示全部楼层
good, thanks.
发表于 2017-3-3 14:16:29 | 显示全部楼层
回复 1# benemale


   可以参考参考
发表于 2017-3-15 02:44:54 | 显示全部楼层
非常感謝~~~
发表于 2017-5-4 06:43:55 | 显示全部楼层
非常感謝~~~~
发表于 2017-5-4 08:48:25 | 显示全部楼层
谢谢分享
发表于 2017-5-9 15:39:41 | 显示全部楼层
不错的东东,不过分那么多卷下起来真麻烦,不如直接传到115u盘。
发表于 2017-6-25 14:48:21 | 显示全部楼层
谢谢分享!
发表于 2017-6-25 14:50:59 | 显示全部楼层
谢谢分享!
发表于 2017-6-25 14:52:22 | 显示全部楼层
谢谢分享!
发表于 2017-6-25 14:53:00 | 显示全部楼层
谢谢分享!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-22 05:37 , Processed in 0.108655 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表