关于serdes中PLL，CDR的 jitter peaking的问题

zxkl317408 · 发表于 2024-4-11 09:11:16

depend135 发表于 2010-11-9 10:29
回复 5# shaolongliu.pku

多谢分享

yishuibihan · 发表于 2024-4-22 17:02:30

depend135 发表于 2010-11-9 10:29
回复 5# shaolongliu.pku

多谢分享，学习一下

yishuibihan · 发表于 2024-4-22 17:09:54

depend135 发表于 2011-1-16 02:02
回复 14# ipmsn5

请教一下，如果是相位插值型的CDR，插值码刚变化对应的那一个周期会偏掉很多，也即相位不能平滑切换，这也会导致一个很大的抖动，请问这个问题有什么好的解法吗？

Ashenonehjy · 发表于 2024-12-24 09:32:09

谢谢大佬

账号		自动登录	找回密码
密码			注册

[讨论] 关于serdes中PLL，CDR的 jitter peaking的问题