设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 逻辑设计与testbench编写（很详细）
1 ...8910111213141516下一页
返回列表 发新帖
楼主: kingcard

[资料] 逻辑设计与testbench编写（很详细）

[复制链接]
jackhb007
发表于 2015-5-29 20:07:26 | 显示全部楼层
good reference for testbench writing !!!
回复 支持 反对

举报

jackhb007
发表于 2015-5-29 20:07:31 | 显示全部楼层
good reference for testbench writing !!!
回复 支持 反对

举报

jackhb007
发表于 2015-5-29 20:07:48 | 显示全部楼层
xie谢谢a lot
回复 支持 反对

举报

发表于 2015-5-29 21:23:15 | 显示全部楼层
好资料当然要学习一下
回复 支持 反对

举报

student321
发表于 2015-5-29 21:41:38 | 显示全部楼层
xuexuexue
回复 支持 反对

举报

nosign
发表于 2015-5-29 23:34:27 | 显示全部楼层
Verilog 设计与验证 的 第 7 章
回复 支持 反对

举报

foxfoxes
发表于 2015-5-30 09:59:28 | 显示全部楼层
多谢分享
回复 支持 反对

举报

fairybg
发表于 2015-5-30 20:31:40 | 显示全部楼层
呵呵 不错啊
回复 支持 反对

举报

huage151
发表于 2015-6-1 13:24:24 | 显示全部楼层
感谢，好东西
回复 支持 反对

举报

chineselboy
发表于 2015-6-3 22:25:49 | 显示全部楼层
谢谢  谢谢想
回复 支持 反对

举报

下一页 »
1 ...8910111213141516下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-2 02:27 , Processed in 0.137425 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表