设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DDR3布线规则

1 2 3 4 5 67 / 7 页

返回列表发新帖

楼主: ice-river

[资料] DDR3布线规则

发表于 2013-12-24 07:08:56 | 显示全部楼层

回复 1# ice-river

看看是什么好东东

回复支持反对

发表于 2014-3-3 16:37:55 | 显示全部楼层

还是比较有用的，我想了解DDR3走线长度的约束规则的资料，请问能分享下的嘛？

回复支持反对

发表于 2014-3-3 17:14:29 | 显示全部楼层

谢谢分享！！！！！

回复支持反对

1 2 3 4 5 67 / 7 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 18:11 , Processed in 0.070279 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表