设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DDR3布线规则

1 2 3 4 567 / 7 页下一页

返回列表发新帖

楼主: ice-river

[资料] DDR3布线规则

发表于 2012-11-14 10:27:30 | 显示全部楼层

回复 1# ice-river

thanks a lot

回复支持反对

发表于 2012-11-29 20:11:21 | 显示全部楼层

谢谢分享，正在设置ddr3布线约束，可以参考一下。

回复支持反对

发表于 2012-12-1 12:26:29 | 显示全部楼层

非常感谢楼主

回复支持反对

发表于 2012-12-11 10:46:23 | 显示全部楼层

正在学习．．．．

回复支持反对

发表于 2013-3-9 14:58:14 | 显示全部楼层

正需要啊

回复支持反对

发表于 2013-3-9 21:36:06 | 显示全部楼层

thanks for your sharing！

回复支持反对

发表于 2013-5-11 15:20:14 | 显示全部楼层

谢谢楼主
谢谢楼主

回复支持反对

发表于 2013-5-11 16:02:55 | 显示全部楼层

谢谢分享！！

回复支持反对

发表于 2013-5-11 16:03:44 | 显示全部楼层

谢谢分享啊！

回复支持反对

发表于 2013-7-4 23:03:55 | 显示全部楼层

看看好不好

回复支持反对

1 2 3 4 567 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 21:24 , Processed in 0.140814 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表