设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SPI同步总线接口的VHDL／Verilog代码实现，强力推荐 ...

1 ... 9 10 11 121314 15 16 17 ... 39 / 39 页下一页

返回列表发新帖

楼主: pengpwn

[资料] SPI同步总线接口的VHDL／Verilog代码实现，强力推荐

发表于 2012-5-16 18:21:03 | 显示全部楼层

thank you very much!

回复支持反对

发表于 2012-5-16 18:23:44 | 显示全部楼层

ffffffffffffffff

回复支持反对

发表于 2012-5-20 15:24:46 | 显示全部楼层

顶起来，这个非常实用。

回复支持反对

发表于 2012-5-20 20:15:19 | 显示全部楼层

kankan

回复支持反对

发表于 2012-6-4 09:36:05 | 显示全部楼层

谢谢，果断拿下

回复支持反对

发表于 2012-6-8 16:53:20 | 显示全部楼层

感谢分享，很完整的代码

回复支持反对

发表于 2012-6-9 12:20:20 | 显示全部楼层

回复 1# pengpwn

谢谢楼主分享

回复支持反对

发表于 2012-6-9 14:55:07 | 显示全部楼层

thanks,man

回复支持反对

发表于 2012-6-9 15:33:15 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2012-6-15 16:27:02 | 显示全部楼层

看看，谢啦

回复支持反对

1 ... 9 10 11 121314 15 16 17 ... 39 / 39 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 18:34 , Processed in 0.124669 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表