设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › HDL Compiler for Verilog User Guide (Version D-2010. ...

1 2 345 6 / 6 页下一页

返回列表发新帖

楼主: freebirdlee

[资料] HDL Compiler for Verilog User Guide (Version D-2010.03, March 2010)

发表于 2016-8-11 21:31:15 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2016-8-30 11:09:22 | 显示全部楼层

Very Good,Thx!!!

回复支持反对

发表于 2016-11-4 18:51:17 | 显示全部楼层

回复 1# freebirdlee

HDL Complier 和Design Complier有啥区别？

回复支持反对

发表于 2016-12-20 08:28:05 | 显示全部楼层

谢谢！

回复支持反对

发表于 2017-4-6 16:09:52 | 显示全部楼层

回复支持反对

发表于 2017-5-31 10:50:03 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2017-6-22 02:30:34 | 显示全部楼层

非常感謝~~~~

回复支持反对

发表于 2017-11-30 15:49:06 | 显示全部楼层

瞅瞅。。。。。。。。。。。。

回复支持反对

发表于 2017-12-14 19:55:07 | 显示全部楼层

good，3x

回复支持反对

发表于 2018-1-7 21:23:21 | 显示全部楼层

gfdgfdgfdgfdgfd

回复支持反对

1 2 345 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 18:22 , Processed in 0.142819 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表