设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › HDL Compiler for Verilog User Guide (Version D-2010. ...

1 234 5 6 / 6 页下一页

返回列表发新帖

楼主: freebirdlee

[资料] HDL Compiler for Verilog User Guide (Version D-2010.03, March 2010)

发表于 2015-8-5 19:00:29 | 显示全部楼层

感謝分享 very good

回复支持反对

发表于 2015-9-14 20:51:04 | 显示全部楼层

感谢分享

回复支持反对

发表于 2015-10-14 09:56:43 | 显示全部楼层

学习一下~

回复支持反对

发表于 2015-11-27 15:50:14 | 显示全部楼层

学习啦

回复支持反对

发表于 2015-12-10 23:22:07 | 显示全部楼层

感谢分享~

回复支持反对

发表于 2016-1-15 07:08:23 | 显示全部楼层

very useful

回复支持反对

发表于 2016-1-29 11:43:17 | 显示全部楼层

回复 1# freebirdlee

thanks!

回复支持反对

发表于 2016-1-29 13:02:42 | 显示全部楼层

好东西，看看

回复支持反对

发表于 2016-2-24 21:31:36 | 显示全部楼层

很好！多谢！！！！

回复支持反对

发表于 2016-5-9 16:33:25 | 显示全部楼层

希望资料可以用

回复支持反对

1 234 5 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 20:14 , Processed in 0.137837 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表