设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SPI经典IP核 verilog

1 ... 2 3 4 5 678 9 10 11 ... 29 / 29 页下一页

返回列表发新帖

楼主: jiangyq

[资料] SPI经典IP核 verilog

发表于 2010-12-8 21:33:59 | 显示全部楼层

这个应该比较容易获得吧～

回复支持反对

发表于 2010-12-12 03:03:03 | 显示全部楼层

看看，学习一下。

回复支持反对

发表于 2010-12-12 05:42:00 | 显示全部楼层

谢谢分享，学习一下

回复支持反对

kafeijiatang198

发表于 2011-1-13 15:24:38 | 显示全部楼层

谢谢楼主！

回复支持反对

发表于 2011-1-13 18:53:41 | 显示全部楼层

kankan

回复支持反对

发表于 2011-1-24 02:19:29 | 显示全部楼层

下下来看看！@

回复支持反对

发表于 2011-1-24 17:24:08 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2011-1-25 17:35:03 | 显示全部楼层

看看@

回复支持反对

发表于 2011-1-26 15:35:21 | 显示全部楼层

thanks.....

回复支持反对

发表于 2011-3-29 22:14:44 | 显示全部楼层

下来看看，谢谢

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 29 / 29 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 02:45 , Processed in 0.132403 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表