设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SPI经典IP核 verilog

1 ... 7 8 9 101112 13 14 15 ... 29 / 29 页下一页

返回列表发新帖

楼主: jiangyq

[资料] SPI经典IP核 verilog

发表于 2011-11-22 21:30:15 | 显示全部楼层

回复 1# jiangyq

看看,,谢谢

回复支持反对

发表于 2011-11-23 16:45:02 | 显示全部楼层

先收藏了

回复支持反对

发表于 2011-11-23 22:06:50 | 显示全部楼层

thanks!

回复支持反对

发表于 2011-11-26 18:02:06 | 显示全部楼层

隐藏了？？

回复支持反对

发表于 2011-11-26 19:45:44 | 显示全部楼层

路过，看看

回复支持反对

发表于 2011-12-19 22:50:21 | 显示全部楼层

xialai kankan

回复支持反对

发表于 2011-12-25 20:24:27 | 显示全部楼层

太感谢了

回复支持反对

发表于 2011-12-25 22:00:28 | 显示全部楼层

谢谢啦

回复支持反对

发表于 2012-1-2 00:11:15 | 显示全部楼层

好好看看,谢谢

回复支持反对

发表于 2012-2-2 10:41:20 | 显示全部楼层

看看，谢谢~~~

回复支持反对

1 ... 7 8 9 101112 13 14 15 ... 29 / 29 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 21:50 , Processed in 0.081484 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表