设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence 仿真流程

12 / 2 页

返回列表发新帖

楼主: mousexia

[资料] Cadence 仿真流程

发表于 2010-7-9 23:04:09 | 显示全部楼层

谢谢提供

回复支持反对

发表于 2010-7-9 23:54:22 | 显示全部楼层

看看~~~~~~

回复支持反对

发表于 2010-7-10 07:41:13 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-7-15 14:54:38 | 显示全部楼层

汗，不是我要的。。。

回复支持反对

发表于 2010-7-15 15:49:14 | 显示全部楼层

PCB仿真啊！！！

回复支持反对

发表于 2010-9-15 14:00:17 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-11-28 16:50:13 | 显示全部楼层

正好需要，希望有用

回复支持反对

发表于 2010-12-13 22:54:26 | 显示全部楼层

bucuode ma

回复支持反对

发表于 2010-12-14 02:55:53 | 显示全部楼层

skhbldhsgbd;igh

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 08:46 , Processed in 0.058064 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表