设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence 仿真流程

12 / 2 页下一页

返回列表发新帖

查看: 3335|回复: 18

[资料] Cadence 仿真流程

发表于 2010-7-5 14:58:52 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

Cadence 仿真流程.pdf (464.91 KB , 下载次数: 105 ) Cadence 仿真流程

相关帖子

回复

发表于 2010-7-5 14:59:57 | 显示全部楼层

kankan

回复支持反对

发表于 2010-7-5 16:57:31 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-7-5 21:22:10 | 显示全部楼层

很不錯的參考物啊

回复支持反对

发表于 2010-7-6 00:01:40 | 显示全部楼层

很不錯的參考物啊

回复支持反对

发表于 2010-7-8 10:02:19 | 显示全部楼层

学习中

回复支持反对

发表于 2010-7-8 10:32:49 | 显示全部楼层

楼主太强大了

回复支持反对

发表于 2010-7-9 15:36:31 | 显示全部楼层

thanks!!!!

回复支持反对

发表于 2010-7-9 20:00:05 | 显示全部楼层

看看，谢谢……

回复支持反对

发表于 2010-7-9 20:32:30 | 显示全部楼层

baoliu,kan kan

回复支持反对

12 / 2 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 03:15 , Processed in 0.148384 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表