设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 用FPGA实现rs232串口通信verilog源代码

1 ... 4 5 6 7 8910 11 12 13 ... 17 / 17 页下一页

返回列表发新帖

楼主: yangxiangyi

[资料] 用FPGA实现rs232串口通信verilog源代码

发表于 2012-3-31 09:26:57 | 显示全部楼层

学习一下啊

回复支持反对

发表于 2012-5-2 11:09:49 | 显示全部楼层

挺好的

回复支持反对

发表于 2012-5-16 21:00:48 | 显示全部楼层

出错出错cccccc出错cccccc

回复支持反对

发表于 2012-5-29 12:57:48 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2012-6-14 10:14:53 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2012-6-28 16:21:09 | 显示全部楼层

回复 1# yangxiangyi

正好需要，看看

回复支持反对

发表于 2012-6-28 16:34:58 | 显示全部楼层

学习学习，感谢分享

回复支持反对

发表于 2012-6-28 17:33:30 | 显示全部楼层

不知道东西怎么样，先谢楼主分享啦

回复支持反对

发表于 2012-6-29 16:10:54 | 显示全部楼层

学习一下！

回复支持反对

发表于 2012-7-3 19:57:36 | 显示全部楼层

非常有用，记号

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 17 / 17 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-16 00:49 , Processed in 0.091414 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表