设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 用FPGA实现rs232串口通信verilog源代码

1 2 345 6 7 8 9 10 ... 17 / 17 页下一页

返回列表发新帖

楼主: yangxiangyi

[资料] 用FPGA实现rs232串口通信verilog源代码

发表于 2010-11-1 10:14:29 | 显示全部楼层

学习下

回复支持反对

发表于 2010-11-10 12:16:15 | 显示全部楼层

试试看

回复支持反对

发表于 2010-11-10 12:17:48 | 显示全部楼层

我点了两次，付了10快

回复支持反对

发表于 2010-12-29 21:17:04 | 显示全部楼层

学习学习

回复支持反对

发表于 2010-12-29 23:42:37 | 显示全部楼层

下来看看，怎么样！

回复支持反对

发表于 2010-12-31 00:50:18 | 显示全部楼层

回复支持反对

发表于 2011-1-5 00:32:39 | 显示全部楼层

谢谢分享！！！

回复支持反对

发表于 2011-1-7 13:12:36 | 显示全部楼层

顶一下吧，虽然做出来了

回复支持反对

发表于 2011-1-7 19:00:03 | 显示全部楼层

感谢分享！！！

回复支持反对

发表于 2011-1-7 21:16:58 | 显示全部楼层

thanks a lot!

回复支持反对

1 2 345 6 7 8 9 10 ... 17 / 17 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-10 12:21 , Processed in 0.133166 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表