设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SV（systemverilog）验证资料合集
1 ...101112131415161718... 27下一页
返回列表 发新帖
楼主: jerome555

[资料] SV（systemverilog）验证资料合集

[复制链接]
发表于 2016-8-15 16:26:20 | 显示全部楼层
谢谢楼主
回复 支持 反对

使用道具 举报

tanrl
发表于 2016-9-20 17:44:31 | 显示全部楼层
谢谢楼主的无私奉献
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2016-10-20 15:53:17 | 显示全部楼层
多谢楼主
回复 支持 反对

使用道具 举报

发表于 2017-1-31 11:56:07 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-2-1 11:23:19 | 显示全部楼层
非常感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-2-6 09:44:42 | 显示全部楼层
System verilog is being mainstream!!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-2-6 09:45:37 | 显示全部楼层
Thanks for sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2017-2-8 09:18:40 | 显示全部楼层
These material is very useful.  Thanks for sharing
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2017-8-15 07:53:39 | 显示全部楼层
谢谢楼主~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

loyximo
发表于 2017-8-17 19:42:49 | 显示全部楼层
非常感谢~~~~~~~~~~~
回复 支持 反对

使用道具 举报

下一页 »
1 ...101112131415161718... 27下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-23 20:55 , Processed in 0.116979 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表