设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 让你的UltraEdit支持Verilog和VHDL高亮显示的方法！！ ...

1 2 3 456 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

楼主: 184747187

[原创] 让你的UltraEdit支持Verilog和VHDL高亮显示的方法！！

发表于 2010-10-9 09:08:39 | 显示全部楼层

不明白

回复支持反对

发表于 2010-10-9 09:48:06 | 显示全部楼层

谢了！

回复支持反对

发表于 2010-10-11 22:01:03 | 显示全部楼层

good ones

回复支持反对

发表于 2010-10-15 20:44:43 | 显示全部楼层

试试，先谢了啊

回复支持反对

发表于 2010-10-15 20:48:55 | 显示全部楼层

这个好用的

回复支持反对

发表于 2010-10-20 19:04:25 | 显示全部楼层

many thanks

回复支持反对

发表于 2010-10-21 21:01:05 | 显示全部楼层

thanks

回复支持反对

发表于 2010-10-22 12:00:00 | 显示全部楼层

还是很好的可惜的编辑功能还不是很好只能阅读

回复支持反对

发表于 2010-10-22 19:48:34 | 显示全部楼层

我找了好久不知道这次有效不

回复支持反对

发表于 2010-10-22 19:57:05 | 显示全部楼层

有空试试。

回复支持反对

1 2 3 456 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 14:50 , Processed in 0.135472 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表