设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 让你的UltraEdit支持Verilog和VHDL高亮显示的方法！！ ...

1 2 345 6 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

楼主: 184747187

[原创] 让你的UltraEdit支持Verilog和VHDL高亮显示的方法！！

发表于 2010-9-21 16:02:21 | 显示全部楼层

很实用的哈
谢谢

回复支持反对

发表于 2010-9-24 21:04:47 | 显示全部楼层

good ones

回复支持反对

发表于 2010-9-26 05:38:16 | 显示全部楼层

试试，先谢了啊

回复支持反对

发表于 2010-9-27 04:55:48 | 显示全部楼层

好，谢谢！

回复支持反对

发表于 2010-9-27 16:10:43 | 显示全部楼层

so easy!

回复支持反对

发表于 2010-9-28 09:05:47 | 显示全部楼层

好东西，谢谢楼主

回复支持反对

发表于 2010-9-28 14:23:03 | 显示全部楼层

多谢分享

回复支持反对

发表于 2010-9-28 22:51:42 | 显示全部楼层

xiexiele

回复支持反对

发表于 2010-9-30 15:27:37 | 显示全部楼层

very nice

回复支持反对

发表于 2010-10-9 00:51:29 | 显示全部楼层

很實用!GOOD
ultraedit的website有提供verilog wordfile的下載

回复支持反对

1 2 345 6 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 05:22 , Processed in 0.151558 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表