设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog代码规范（强烈建议Verilog同志们学习） ...
12345678910... 11下一页
返回列表 发新帖
楼主: chenxfei

[资料] verilog代码规范（强烈建议Verilog同志们学习）

[复制链接]
wilburkobe
发表于 2010-9-22 21:40:20 | 显示全部楼层
学习 一下 啊 ~~~~~~~
回复 支持 反对

举报

kalawang
发表于 2010-10-24 00:02:40 | 显示全部楼层
Thx I need it ...
回复 支持 反对

举报

dtbeaver
发表于 2010-10-24 02:07:53 | 显示全部楼层

I need it, thanks.
回复 支持 反对

举报

我是130
发表于 2010-10-24 10:10:33 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

spdrdrsp
发表于 2010-10-24 10:31:27 | 显示全部楼层
需要钱哦
回复 支持 反对

举报

vampire0078
发表于 2010-10-24 11:50:28 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

haore123
发表于 2010-10-24 12:00:52 | 显示全部楼层
学习了学习了
回复 支持 反对

举报

yanshangzhao
发表于 2010-10-24 12:33:22 | 显示全部楼层
学习了学习了
回复 支持 反对

举报

rayer
发表于 2010-10-24 14:27:27 | 显示全部楼层
回复 1# chenxfei


   好东西。学习了。。
回复 支持 反对

举报

ningwei8027
发表于 2010-10-24 14:34:54 | 显示全部楼层
ddddddddddd
回复 支持 反对

举报

下一页 »
12345678910... 11下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-30 08:15 , Processed in 0.144640 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表