设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog代码规范（强烈建议Verilog同志们学习） ...

1 234 5 6 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

楼主: chenxfei

[资料] verilog代码规范（强烈建议Verilog同志们学习）

发表于 2010-4-18 14:58:10 | 显示全部楼层

good！!!!!!!!!!!!!!!!!!!!!!!!!!!1

回复支持反对

发表于 2010-4-18 15:49:05 | 显示全部楼层

恩，对入门童鞋很有用~多谢啦！

回复支持反对

发表于 2010-4-18 21:12:03 | 显示全部楼层

thanks

回复支持反对

发表于 2010-6-25 14:50:38 | 显示全部楼层

10# lonelyfighter

正在学习!

回复支持反对

发表于 2010-6-25 15:19:07 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2010-6-25 16:12:59 | 显示全部楼层

Thanks a lot.

回复支持反对

发表于 2010-7-26 20:30:10 | 显示全部楼层

好东西啊谢谢

回复支持反对

发表于 2010-7-29 22:51:59 | 显示全部楼层

ddddddddddddddddddddddddddddd

回复支持反对

发表于 2010-7-29 23:08:57 | 显示全部楼层

thx a lot

回复支持反对

发表于 2010-9-22 21:35:31 | 显示全部楼层

thanks

回复支持反对

1 234 5 6 7 8 9 10 ... 11 / 11 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 15:00 , Processed in 0.125873 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表