设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › System Verilog验证经典教程：System Verilog for Verif ...

1 2 3 4 5 67 / 7 页

返回列表发新帖

楼主: caohulin

[资料] System Verilog验证经典教程：System Verilog for Verification

发表于 2012-3-11 15:57:50 | 显示全部楼层

谢谢！好东西

回复支持反对

发表于 2012-7-12 10:44:23 | 显示全部楼层

多谢！！！！

回复支持反对

发表于 2012-10-30 05:55:17 | 显示全部楼层

这是经典呀~~

回复支持反对

发表于 2020-7-6 10:28:36 | 显示全部楼层

thanks ....

:D:D:D:D:D

回复支持反对

1 2 3 4 5 67 / 7 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 12:56 , Processed in 0.116201 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表