设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › System Verilog验证经典教程：System Verilog for Verif ...

1 2 3 456 7 / 7 页下一页

返回列表发新帖

楼主: caohulin

[资料] System Verilog验证经典教程：System Verilog for Verification

发表于 2011-8-21 22:13:29 | 显示全部楼层

好资料啊，赶紧下载了，谢谢

回复支持反对

发表于 2011-8-22 17:20:45 | 显示全部楼层

thanks thanks

回复支持反对

发表于 2011-8-23 22:29:52 | 显示全部楼层

经典，多谢楼主分享

回复支持反对

发表于 2011-8-26 20:08:30 | 显示全部楼层

good doc

回复支持反对

发表于 2011-8-26 23:16:56 | 显示全部楼层

xiexie fengxiang

回复支持反对

发表于 2011-8-28 20:17:27 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2011-8-28 20:50:35 | 显示全部楼层

好好学习英语

回复支持反对

发表于 2011-8-28 23:02:25 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2011-11-4 09:48:08 | 显示全部楼层

有中文的就好了

回复支持反对

发表于 2011-11-5 17:18:22 | 显示全部楼层

非常值得研讀的教材，謝謝。

回复支持反对

1 2 3 456 7 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 13:50 , Processed in 0.147479 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表