设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog 讲座(夏宇闻）PPT

1 234 5 6 7 8 / 8 页下一页

返回列表发新帖

楼主: jian329089094

[资料] SystemVerilog 讲座(夏宇闻）PPT

发表于 2010-2-25 22:28:03 | 显示全部楼层

!!!!!!!!!!!!!!!!!!!!!!!!!!!!!

回复支持反对

发表于 2010-3-9 17:08:58 | 显示全部楼层

谢谢！！！！！！！！！！

回复支持反对

发表于 2010-3-10 12:49:51 | 显示全部楼层

ding !!!!!!!!!!!!!!!!!!!!

回复支持反对

发表于 2010-3-22 09:34:44 | 显示全部楼层

好东西,下来看看

回复支持反对

发表于 2010-3-22 20:05:49 | 显示全部楼层

thanks

回复支持反对

发表于 2010-3-23 09:38:45 | 显示全部楼层

xiexie 分享

回复支持反对

发表于 2010-3-23 10:34:34 | 显示全部楼层

????????????????

回复支持反对

发表于 2010-3-23 10:42:48 | 显示全部楼层

??????????????

回复支持反对

发表于 2010-3-23 13:22:19 | 显示全部楼层

拿分下载

回复支持反对

发表于 2010-3-23 13:29:17 | 显示全部楼层

学习一下

回复支持反对

1 234 5 6 7 8 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 06:26 , Processed in 0.148726 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表