设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog 讲座(夏宇闻）PPT

123 4 5 6 7 8 / 8 页下一页

返回列表发新帖

楼主: jian329089094

[资料] SystemVerilog 讲座(夏宇闻）PPT

发表于 2010-2-2 00:00:23 | 显示全部楼层

还不错

回复支持反对

发表于 2010-2-17 09:01:54 | 显示全部楼层

回复支持反对

发表于 2010-2-17 12:01:57 | 显示全部楼层

参考一下，谢谢

回复支持反对

发表于 2010-2-17 14:44:25 | 显示全部楼层

不错，谢谢

回复支持反对

发表于 2010-2-22 14:25:42 | 显示全部楼层

怎么这么小

回复支持反对

发表于 2010-2-22 15:53:48 | 显示全部楼层

zzzzzzzzzzzzzzzzzzzzzzz

回复支持反对

发表于 2010-2-22 16:43:59 | 显示全部楼层

的符号地方好多发

回复支持反对

发表于 2010-2-25 11:54:31 | 显示全部楼层

过了遍，还不错

回复支持反对

发表于 2010-2-25 11:55:52 | 显示全部楼层

dingding

回复支持反对

发表于 2010-2-25 19:13:13 | 显示全部楼层

.......soso........

回复支持反对

123 4 5 6 7 8 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 06:23 , Processed in 0.092757 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表