设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › cadence IUS low power simulation guide

123 4 5 / 5 页下一页

返回列表发新帖

楼主: wyyshaken

[资料] cadence IUS low power simulation guide

发表于 2010-5-31 12:16:27 | 显示全部楼层

good material

回复支持反对

发表于 2010-6-25 13:27:17 | 显示全部楼层

谢楼主

回复支持反对

发表于 2010-7-3 07:46:52 | 显示全部楼层

值得看看，谢谢！

回复支持反对

发表于 2010-7-3 12:21:07 | 显示全部楼层

感谢分享资料

回复支持反对

发表于 2010-7-3 17:21:15 | 显示全部楼层

good. thanks

回复支持反对

发表于 2010-7-29 22:00:36 | 显示全部楼层

thanks a lot

回复支持反对

fengzhepianzhou

发表于 2010-8-13 16:37:14 | 显示全部楼层

1# wyyshaken

找了好久的文档阿，谢谢阿

回复支持反对

发表于 2010-8-25 14:11:13 | 显示全部楼层

正在找IUS的资料呢，谢了。

回复支持反对

发表于 2010-8-25 16:58:46 | 显示全部楼层

thanks

回复支持反对

发表于 2010-9-1 22:49:56 | 显示全部楼层

谢谢楼主分享！

回复支持反对

123 4 5 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 20:26 , Processed in 0.157795 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表