设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 24 25 26 272829 30 31 32 ... 80 / 80 页下一页

返回列表发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2010-5-8 16:15:33 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2010-5-8 17:09:09 | 显示全部楼层

这本书找了很长时间，谢了兄弟

回复支持反对

发表于 2010-5-8 17:46:21 | 显示全部楼层

好东西，看看

回复支持反对

发表于 2010-5-8 19:06:01 | 显示全部楼层

没积分

回复支持反对

发表于 2010-5-10 08:39:00 | 显示全部楼层

收下了，谢谢

回复支持反对

发表于 2010-5-10 12:20:51 | 显示全部楼层

Thanks for sharing!

回复支持反对

发表于 2010-5-10 13:56:57 | 显示全部楼层

Thanks!
谢谢分享

回复支持反对

发表于 2010-5-10 20:12:10 | 显示全部楼层

very good

回复支持反对

发表于 2010-5-10 20:13:41 | 显示全部楼层

very good

回复支持反对

发表于 2010-5-10 20:29:06 | 显示全部楼层

好得不得了

回复支持反对

1 ... 24 25 26 272829 30 31 32 ... 80 / 80 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-16 13:59 , Processed in 0.128414 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表