设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI chip design with cadence and synopsys C ...

1 ... 20 21 22 232425 26 27 28 ... 80 / 80 页下一页

返回列表发新帖

楼主: lshrrr

[资料] Digital VLSI chip design with cadence and synopsys CAD tools

发表于 2010-4-15 18:46:25 | 显示全部楼层

好书！

回复支持反对

发表于 2010-4-15 18:53:40 | 显示全部楼层

好书！

回复支持反对

发表于 2010-4-15 18:58:22 | 显示全部楼层

好书！

回复支持反对

发表于 2010-4-15 19:03:58 | 显示全部楼层

好书！

回复支持反对

发表于 2010-4-15 19:22:26 | 显示全部楼层

好书！

回复支持反对

发表于 2010-4-15 21:04:32 | 显示全部楼层

好书！

回复支持反对

发表于 2010-4-15 21:52:44 | 显示全部楼层

thanks!

回复支持反对

发表于 2010-4-15 23:23:50 | 显示全部楼层

谢谢楼主分享！！

回复支持反对

发表于 2010-4-17 08:59:06 | 显示全部楼层

sadfasdfadsfasdf

回复支持反对

发表于 2010-4-17 09:01:03 | 显示全部楼层

dsafsdfadsfadsfadsf

回复支持反对

1 ... 20 21 22 232425 26 27 28 ... 80 / 80 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 19:28 , Processed in 0.082573 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表