设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › VERIFICATION METHODOLOGY MANUAL -Using Properties in ...
1234567
返回列表 发新帖
楼主: seaman

VERIFICATION METHODOLOGY MANUAL -Using Properties in Design Coverage

[复制链接]
dcircuit
发表于 2014-7-3 20:24:12 | 显示全部楼层
下来看看
回复 支持 反对

举报

Ryggeor
发表于 2015-10-4 01:24:57 | 显示全部楼层
thnx!
回复 支持 反对

举报

dcircuit
发表于 2015-10-4 20:30:18 | 显示全部楼层
kankan
回复 支持 反对

举报

1234567
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-25 06:17 , Processed in 0.098073 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表