设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › VERIFICATION METHODOLOGY MANUAL -Using Properties in ...

1 2 345 6 7 / 7 页下一页

返回列表发新帖

楼主: seaman

VERIFICATION METHODOLOGY MANUAL -Using Properties in Design Coverage

发表于 2008-10-2 21:18:13 | 显示全部楼层

very good

回复支持反对

发表于 2008-10-8 09:16:34 | 显示全部楼层

very good

回复支持反对

发表于 2008-11-9 16:09:59 | 显示全部楼层

useful thanks your share

回复支持反对

发表于 2009-5-8 11:40:52 | 显示全部楼层

这个不错！

回复支持反对

发表于 2010-3-9 14:08:40 | 显示全部楼层

kankan

回复支持反对

发表于 2010-3-9 17:23:35 | 显示全部楼层

看看！
验证！

回复支持反对

发表于 2010-3-10 14:05:00 | 显示全部楼层

thanks

回复支持反对

发表于 2010-3-10 14:33:55 | 显示全部楼层

eetop

回复支持反对

发表于 2010-3-11 15:17:46 | 显示全部楼层

eetiop

回复支持反对

发表于 2010-3-11 15:21:15 | 显示全部楼层

eetop

回复支持反对

1 2 345 6 7 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 06:12 , Processed in 0.145980 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表