设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › inout型信号问题

12 / 2 页

返回列表发新帖

楼主: showting

inout型信号问题

发表于 2004-10-14 20:54:38 | 显示全部楼层

inout型信号问题

datab是std_logic_vector(7 downto 0)型的，赋值语句(others=>'z');编译不过去呀？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？

回复支持反对

使用道具举报

楼主| 发表于 2004-10-14 21:31:47 | 显示全部楼层

inout型信号问题

行了，呵呵...原来得用大写！！！
atuhappy版主真不知道怎么谢你！！！！！！！！！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2004-10-15 15:48:33 | 显示全部楼层

inout型信号问题

可以了就好

回复支持反对

使用道具举报

发表于 2004-10-19 14:35:37 | 显示全部楼层

inout型信号问题

inout使用的时候需要设置成3态（高阻），否则无法做双向口。另外inout能做一种可读回值的输出口用。查电路图的时候应该带有bufe这个东西，否则就不是inout了。

回复支持反对

使用道具举报

楼主| 发表于 2004-10-25 12:59:39 | 显示全部楼层

inout型信号问题

我将inout型信号放入进程中，根据状态机将1，0，Z附给inout型信号，编译时会出现警告说信号类型应该转换（用quartus），如果用max plus就会出现错误。这个inout信号还是没有征服，郁闷

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-23 18:14 , Processed in 0.056313 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表