设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《设计与验证——Verilog HDL》清晰PDF带书签 ...

1 ... 11 12 13 141516 17 18 19 ... 36 / 36 页下一页

返回列表发新帖

楼主: xoos

《设计与验证——Verilog HDL》清晰PDF带书签

liutongqiang_jn

发表于 2010-2-22 17:28:21 | 显示全部楼层

顶一个

回复支持反对

liutongqiang_jn

发表于 2010-2-22 17:29:40 | 显示全部楼层

再顶一个，完毕

回复支持反对

发表于 2010-2-23 10:33:45 | 显示全部楼层

谢谢 louzhu

回复支持反对

发表于 2010-2-23 10:52:58 | 显示全部楼层

10# apteye
顶顶顶顶顶

回复支持反对

发表于 2010-2-23 10:54:01 | 显示全部楼层

144# szj112
顶顶顶顶顶

回复支持反对

发表于 2010-2-23 10:57:09 | 显示全部楼层

145# szj112
定定地思念顶顶

回复支持反对

发表于 2010-2-23 11:28:52 | 显示全部楼层

好东西啊，谢谢lz

回复支持反对

发表于 2010-2-23 11:34:59 | 显示全部楼层

感谢强人啊！

回复支持反对

发表于 2010-3-1 15:43:29 | 显示全部楼层

后悔，刚下了不带书签的

回复支持反对

发表于 2010-3-1 15:44:55 | 显示全部楼层

白花了15元

回复支持反对

1 ... 11 12 13 141516 17 18 19 ... 36 / 36 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 08:33 , Processed in 0.107214 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表