设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《设计与验证——Verilog HDL》清晰PDF带书签 ...
1 ...8910111213141516... 36下一页
返回列表 发新帖
楼主: xoos

《设计与验证——Verilog HDL》清晰PDF带书签

[复制链接]
risccpu
发表于 2010-1-16 22:16:36 | 显示全部楼层
good, thanks.
回复 支持 反对

举报

risccpu
发表于 2010-1-16 22:21:24 | 显示全部楼层
good, thanks.
回复 支持 反对

举报

risccpu
发表于 2010-1-18 11:39:22 | 显示全部楼层
good, thanks.
回复 支持 反对

举报

risccpu
发表于 2010-1-18 11:41:44 | 显示全部楼层
good, thanks.
回复 支持 反对

举报

eaglelsb
发表于 2010-1-18 11:48:11 | 显示全部楼层
这个要顶下，
回复 支持 反对

举报

risccpu
发表于 2010-1-18 12:00:18 | 显示全部楼层
good, thanks.
回复 支持 反对

举报

risccpu
发表于 2010-1-18 12:14:35 | 显示全部楼层
good, thanks.
回复 支持 反对

举报

risccpu
发表于 2010-1-18 13:10:08 | 显示全部楼层
good, thanks.
回复 支持 反对

举报

llongshuang
发表于 2010-1-18 15:10:34 | 显示全部楼层
有没有用 先下载下来
回复 支持 反对

举报

rockwelleyes
发表于 2010-1-18 16:56:11 | 显示全部楼层
非常感谢
回复 支持 反对

举报

下一页 »
1 ...8910111213141516... 36下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-26 03:11 , Processed in 0.147668 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表