设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA实现DSP的Verilog示例

1 2 3 4 5 67 / 7 页

返回列表发新帖

楼主: humengdie

FPGA实现DSP的Verilog示例

发表于 2013-1-7 22:21:55 | 显示全部楼层

多谢楼主下下来学习学习

回复支持反对

发表于 2013-1-8 09:39:55 | 显示全部楼层

分享了~

回复支持反对

发表于 2013-1-8 10:43:25 | 显示全部楼层

学习一下，多谢

回复支持反对

发表于 2013-1-11 19:30:48 | 显示全部楼层

先下下来看看先

回复支持反对

发表于 2013-3-16 16:21:10 | 显示全部楼层

非常好，非常好

回复支持反对

发表于 2013-3-20 20:46:24 | 显示全部楼层

多谢多谢

回复支持反对

发表于 2013-9-18 11:54:10 | 显示全部楼层

謝謝您切合需求

回复支持反对

发表于 2014-2-13 18:07:16 | 显示全部楼层

多谢分享

回复支持反对

发表于 2023-10-16 18:48:16 | 显示全部楼层

刻苦。。。

回复支持反对

发表于 2023-10-16 19:14:48 | 显示全部楼层

刻苦。。。

回复支持反对

1 2 3 4 5 67 / 7 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 10:47 , Processed in 0.117385 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表