设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA实现DSP的Verilog示例

1 2 3 4 567 / 7 页下一页

返回列表发新帖

楼主: humengdie

FPGA实现DSP的Verilog示例

发表于 2011-3-16 17:16:23 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2011-9-1 00:16:11 | 显示全部楼层

回复 1# humengdie

aaaaaaaaaaaaaaaaaaaaaaaaaa

回复支持反对

发表于 2011-9-2 09:02:10 | 显示全部楼层

谢谢了！

回复支持反对

发表于 2011-9-28 00:59:42 | 显示全部楼层

呵呵，借来看看

回复支持反对

发表于 2011-9-30 09:22:34 | 显示全部楼层

very good

回复支持反对

发表于 2011-11-29 16:45:25 | 显示全部楼层

haohao

回复支持反对

发表于 2012-1-30 09:27:33 | 显示全部楼层

ddddddddddddddddddddddd

回复支持反对

发表于 2012-1-30 09:28:37 | 显示全部楼层

不错不错，支持。。。。

回复支持反对

发表于 2013-1-4 11:51:26 | 显示全部楼层

下下来看看，谢谢楼主分享

回复支持反对

发表于 2013-1-4 11:52:28 | 显示全部楼层

下下来看看，谢谢楼主分享

回复支持反对

1 2 3 4 567 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-11 02:55 , Processed in 0.136510 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表